R[PleaseinsertPrerenderUnicode{é}intopreamble]partition adaptive d' [PleaseinsertPrerenderUnicode

Sylvain Genevès, M2r Sar

Description

Introduction Etat de l’art Contribution Conclusion et perspectivesRepartition adaptive d’evenements en contextemultiprocesseurSylvain Geneves, M2R SARProjet SARDES (INRIA/LIG)Encadrants : Renaud Lachaize et Vivien Quema23 Juin 2008Sylvain Geneves, M2R SAR Repartition adaptive d’evenements en contexte multiprocesseur 1 / 38Introduction Etat de l’art Contribution Conclusion et perspectivesPlan1 Introduction2 Etat de l’art3 Contribution4 Conclusion et perspectivesSylvain Geneves, M2R SAR Repartition adaptive d’evenements en contexte multiprocesseur 2 / 38Introduction Etat de l’art Contribution Conclusion et perspectivesContexteArchitecture materielleParallele : multiprocesseur et multic urProgrammation evenementielleModele e cace pour des serveurs de donnees resistants a la chargeProprietes de modularite et de recon gurabiliteSylvain Geneves, M2R SAR Repartition adaptive d’evenements en contexte multiprocesseur 3 / 38Introduction Etat de l’art Contribution Conclusion et perspectivesContexte applicatifServeurs de donneesEx : serveurs web, serveurs de chiers, ...TraitementsPeu CPU-intensifs (hors chi rements eventuels)Tres dependants des acces memoire et disqueCriteres etudiesDebitLatenceRessources d’executionSylvain Geneves, M2R SAR Repartition adaptive d’evenements en contexte multiprocesseur 4 / 38Introduction Etat de l’art Contribution Conclusion et ...

Informations

• Publié par: Zoif
• Nombre de lectures: 33
• Langue: Catalan

Extrait

Introduction ´ Ettaed’lraCtnortbiioutonnCusclneioreptcepsevits nGenlvaiSype´RRASR2M,se`vevetiapadontitiartnocetxetlumorpi´ed’env´enements

Projet SARDES (INRIA/LIG)

cesseur1/38

R´partitionadaptived’e´ve´nementsencontexte e multiprocesseur

SylvainGeneve`s, M2R SAR

23 Juin 2008

Encadrants : Renaud Lachaize et Vivien Quema ´

2/ursees

3

Contribution

Conclusion et perspectives

4

Plan

38

Introduction

1

´ Etat de l’art

2

´ene’´evsencmenttxmenoetrpcoluit tnIoitcudortuoirtbilcsuCnnoatden ´ EttConl’arscepsevitenoirept neGeinvaylSiveddaptionartite´apASRRM,R2`vse

duroioctEtn ´ deatra’lnoCtbirtoituItnptreoienlcsuCnnostivespec seM,R2ASRRe´aptrSylvainGenev`

Programmation evenementielle ´ ´

Mode`leefficacepourdesserveursdedonne´esr´esistantsa`lacharge

Proprie´te´sdemodularit´eetdereconfigurabilit´e

Contexte

Architecturemat´erielle

Parallele : multiprocesseur et multicœur `

3/38seurcoseitrpmeluettxonncsentmene´eev´’devitpadanoiti

lusionettionConcviseepsreptc nGailvSy

Ressourcesd’ex´ecution

Latence

D´ebit

Crit`erese´tudi´es

Serveursdedonne´es

Contexte applicatif

Ex : serveurs web, serveurs de fichiers, ... Traitements PeuCPU-intensifs(horschiffrements´eventuels) Tr`esde´pendantsdesacc`esm´emoireetdisque

8/3r4eusscerodanoitparapeititRSM2R´ARevens,`eetumtlpineoctnxeenementsved’´ev´ Contributdel’artitnoE ´ atnIrtdocu

Il’detCartronutibortntcud ´ noitatEerspectivesoiCnnolcsuoienpt titranoitpaddeviev’´ne´entmencseSlyavnieGenv`es,M2RSARR´epa

R´eactionadesvariationsdechargeentrante `

Automatisation du placement de tˆches s a

Portabilite´(surdiff´erentesarchitecturesmate´rielles)

Re´partitiondestaˆchessurlesunite´sd’exe´cution?

Commentutiliserlesarchitecturesparall`eles?

Performancesdesserveursdedonne´es

Proble´matique

83/5ruesseocprtiulemxtteon

R´ARareps,`eRSM2GniavenevlySencoentsenem´ev´ev’dpaitnodaitit

Placerlese´v´enementsintelligemmentsurlesunit´esd’ex´ecution

Ame´liorerl’efficacite´avecdemeilleursplacementsdetaˆches

D´efis

⇒colatie´edachceAm´eliorerlal

Objectifs

De´finirdesstrat´egiesdeplacement ´ Evaluer ces strat´gies statiquement e ´ Elaborer des heuristiques de placement ´ Evaluer l’impact du dynamisme

8/3r6eussecorpitlumetxetn teepsrepcnulisnobutionCortContridtata’leitcuE ´ noInodtrsevitc

Introduction

1

Contribution

3

´ Etat de l’art Architecturesmat´eriellese´tudi´ees Architectureslogiciellese´tudi´ees Architectures logicielles en contexte multiprocesseur

2

Plan

4

Conclusion et perspectives

/783eGniavlyM,se`venSlumerpitsecoruesmenesentonncxtteanadtpvide´’vee´2RSARR´epartitio ItnorudEtn ´ ioctarl’deatbirtnoCtnoCnoituioneclusspectpersitev

tiecsvetpnesperlcnooisutubiCnoiartContrEtatdel’udtcoi ´ nItnor

4

Conclusion et perspectives

Contribution

3

´ Etat de l’art Architecturesmat´eriellese´tudie´es Architectureslogiciellese´tudie´es Architectures logicielles en contexte multiprocesseur

2

Introduction

1

ur8/38

Plan

processevainSyle´enemtnvide´’vextemultisenconteR2M,RRASeneGse`vnaioptdapa´eitrt

SyennGailv psceitevstaed ´ ntEtcoiorudIntreptenoisulcnoCnioutibtrontCarl’

Cœuit´d’ex´ecution r : un e

Cache:petitem´emoireedisraptr`e

Architectures modernes

Sontparalle`les

8/3r9eussce

Hie´rarchieme´moire

ARRSepR´`eevM2s,padaevititranoitementsend’´ev´enumtlpioroctnxeet

9r3/8

Sontparalle`les

Architectures modernes

ChaquecœuradescachesL1priv´es(donne´esetinstructions)

Mat´erielmulticœuretmultiprocesseur

Lescœursd’unmˆemeprocesseurpartagentleurcacheL2

Chaque processeur a un cache L2

ipltmuteeusscerostnemenexetnocneaptionad´ev´ved’RA´R2MSRititperavene,se`vlySGnia ’ledCtrartnotubinCioclonioustpnerepsceitevsItEtaoi ´ nudtctnor

n ´ ioatEtl’detCarIortntcud iatvlnuiceoGrepne`svssee0M1,rRu28SA/R3R

4

´

3

e

Plan

p

Conclusion et perspectives

a

´ Etat de l’art Architecturesmate´riellese´tudiees ´ Architectureslogiciellese´tudi´ ees Architectures logicielles en contexte multiprocesseur

r

1

t

Contribution

i

2

tio

Introduction

naadtpvide´’vee´enmentsencontexytlemS vesclonnCioutibtronitcepsreptenoisu